Spirent 원형 로고

보도자료

Spirent와 Cadence, 협업을 통해 프리-실리콘 검증에 고급 칩셋 테스트를 도입하다

공동 솔루션을 통해 실리콘 개발의 타임 투 마켓을 단축함으로써 최신의 산업 혁신을 가능케 하다

캘리포니아주, 칼라바사스 – 2023년 10월 31일 – 차세대 장치 및 네트워크를 테스트하고 보증하는 솔루션의 선두 공급업체인 Spirent Communications plc(LSE:SPT)는 오늘 Cadence Design Systems, Inc.와의 협업을 통해 프리 실리콘 검증과 포스트 실리콘 검증 간의 격차를 해소할 공동 개발 네트워킹 SoC(시스템 온 칩) 검증 솔루션을 제공할 것이라고 발표했습니다.

이번 협업을 통해 Cadence Palladium® Z2 Enterprise Emulation 및 Protium™ X2 Enterprise Prototyping 시스템의 프리 실리콘 검증에 정교한 가상 이더넷 트래픽 에뮬레이션 및 테스트 기능을 추가되었습니다. 확장성과 유연성이 뛰어난 이 솔루션은 애플리케이션 레벨에서 1G에서 800G까지 모든 포트 속도를 에뮬레이트할 수 있으며, 필요에 따라 새로운 유즈 케이스를 가능하게 하는 추가 기능을 신속하게 도입할 수 있습니다.

Spirent와 Cadence가 공동으로 개발한 이 솔루션은 데이터 센터 및 기타 고성능 애플리케이션의 설계를 검증하는 데 필요한 데이터 대역폭를 지원하도록 설계되었습니다. 이 파트너십의 경우 Spirent TestCenter의 최첨단 데이터 속도 및 포트 밀도와 업계 최고인 Cadence Palladium 및 Protium 시스템의 검증 기능을 재사용할 수 있고 휴대가 가능하며 자동화된 테스트 케이스를 구비한 통합 솔루션으로 결합했습니다.

“우리는 매우 유연하고 비용 효율적인 이 솔루션을 통해 차세대 네트워킹 제품의 프리 및 포스트 실리콘 검증 간의 격차를 해소하기 위해 선도적인 컴퓨터 소프트웨어 공급업체와 협력하게 되어 기쁩니다.”라고 Spirent의 클라우드 및 IP 제품 관리 부사장인 Aniket Khosla는 말했습니다. “당사는 Cadence와의 협업은 고객이 설계 라이프사이클 초기에 중요한 문제를 파악하고 업계를 주도하는 최신 혁신의 출시 기간을 단축할 수 있도록 최신 칩 설계 검증 솔루션에 대한 액세스를 제공합니다. 이 솔루션은 개발 시간을 줄이고, 복잡한 이더넷 칩셋 설계 프로세스의 테스트를 간소화하며, 신제품이 예상대로 작동하는지 확인하는 데 도움이 됩니다.”

Cadence의 시스템 및 검증 그룹 수석 제품 관리 그룹 이사인 Michael Young은 다음과 같이 말했습니다. “Spirent와의 협업을 통해 Cadence는 계속해서 업계 리더들과 협력하면서 프리 실리콘 검증 시장에 동급 최고의 솔루션을 제공하는 데 전념하고 있습니다. Spirent의 이더넷 트래픽 에뮬레이션 및 테스트 기능을 Palladium 에뮬레이션 및 Protium 프로토타이핑 시스템에 통합할 경우, 상호 고객은 실제 트래픽 및 시나리오를 가지고 검증을 확장함으로써 시장 출시 시간을 대폭 단축할 수 있습니다.”

공동 솔루션 특유의 이점:

  • 애플리케이션 레벨 테스트를 위해 1G부터 800G까지 프리 실리콘 검증을 위한 효과적이고 효율적인 테스트,

  • 외부 테스트 하드웨어 없이 테스트 애플리케이션 및 에뮬레이션 환경을 포괄적으로 통합

  • 칩 설계 초기 단계에서 문제를 파악하고 수정함으로써 비용 절감

  • 프리 및 포스트 실리콘 검증 간의 격차를 줄여주는 통합형 테스트 플랫폼으로, 제품 개발 초기 단계부터 고객 배포를 통한 테스트 연속성이 가능

  • 실리콘 제품 수명주기의 모든 단계를 테스트할 수 있는 기능, 애플리케이션 재사용으로 시간 절약, 보다 효과적인 측정 및 결과 분석을 위해 구현된 표준 메트릭스, CI/CD 워크플로로의 용이한 통합

  • 전체 실리콘 개발 라이프사이클 가속화

“칩 설계는 시간 집약적인 작업이므로 프리 실리콘 설계 단계 초기에서 테스트하면 개발 주기 후반에서 발생할 수 있는 문제와 리스크를 줄임으로써 최신의 산업 혁신을 위한 타임 투 마켓을 단축하는 데 도움이 됩니다.”라고 Khosla는 말합니다. “요컨대 새로운 통합형 테스트 플랫폼은 테스트 복잡성을 간소화하고 이더넷 칩셋의 기술 설계 및 개발을 가속화해줍니다.”

자세한 내용을 보려면 www.spirent.kr/campaign/accelerate-chipset-design-and-development-with-cadence에서 이 짧은 동영상을 시청하거나 Spirent Chip Design Verification Solution datasheet를 다운로드하십시오.

미디어 & 담당자 연락처

Americas

Sherri Walkenhorst
Connect Marketing

전화번호: +1-801-373-7888

EMEA

Anne Harding
The Message Machine

전화번호: +44 7887 682943

APAC

Janet Peng
Spirent

전화번호: +86 (10) 82330055 (ext. 160)